全球芯片攻坚战台积电一枝独秀3nm明年开始试产-【新闻】油压钻

全球芯片攻坚战：台积电一枝独秀，3nm明年开始试产

导读前言：5nm、3nm节点主要面向FPGA等高性能计算领域，智能处理器和5G芯片。在接下来的两三年中，5G将会被大规模使用。台积电：最为积极和最早布局很快台积电的5nm工艺即将量产，与此同时，台积电的3nm工艺也在持续推进当中。去年7月，台积电就公开表示其 3nm 工艺的开发进展顺利，并且已经与早期客户就技术定义进行了接触。近日，台积电正式披露了其最新3nm工艺的细节详情，其晶体管密度达到了惊人的2．5亿个／mm2。在性能提升方面，

前言：

5nm、3nm节点主要面向FPGA等高性能计算领域，智能处理器和5G芯片。在接下来的两三年中，5G将会被大规模使用。

台积电：最为积极和最早布局

很快台积电的5nm工艺即将量产，与此同时，台积电的3nm工艺也在持续推进当中。

去年7月，台积电就公开表示其 3nm 工艺的开发进展顺利，并且已经与早期客户就技术定义进行了接触。

近日，台积电正式披露了其最新3nm工艺的细节详情，其晶体管密度达到了惊人的2．5亿个／mm2。

在性能提升方面，台积电5nm工艺相比7nm性能可提升15％，能效比提升30％，而3nm较5nm性能则可进一步提升7％，能效比提升15％。

台积电在评估多种选择后认为现行的FinFET工艺在成本及能效上更佳，所以3nm首发依然会是FinFET晶体管技术。

而台积电则表示，其3nm工艺研发符合预期，并没有受到疫情影响，预计在2021年进入风险试产阶段，2022年下半年量产。

3nm是他们在5nm之后在芯片工艺上的一个完整的技术跨越，同第一代的5nm工艺（N5）相比，第一代的3nm工艺（N3）的晶体管密度将提升约70％，速度提升10％到15％，芯片的性能提升25％到30％，3nm工艺将进一步夯实他们未来在芯片工艺方面的领导地位。

台积电通过了1，217．81亿元资本预算，除升级先进制程产能外，也用于转换部分逻辑制程产能为特殊制程产能。

台积电预定今年度资本支出金额约100亿美元至110亿美元，其中80％经费将用于3 纳米、5纳米及7纳米先进制程技术。

台积电预期，今年7纳米与第二代7纳米制程将贡献约25％业绩。另外有10％经费用于先进封装与光罩，10％用于特殊制程。

面对三星积极冲刺晶圆代工，并企图在3 纳米制程超车台积电，台积电发言系统表示，不对竞争对手的技术发展做任何评论，并强调绝有信心在7纳米、5纳米，甚至3纳米制程持续维持全球领先地位。

三星：在技术上的追赶和超越

三星同样押注3nm节点，进度及技术选择都很激进，三星将淘汰FinFET晶体管，直接使用GAA环绕栅极晶体管。

根据三星的信息，相较于7nm FinFET工艺，3nm工艺可以减少50％能耗、增加30％性能。三星计划2021年量产，疫情影响已推迟到2022年，但没有明确具体时间。

去年，三星的Foundry Forum活动中强调了先进封装的重要性；今年，三星的Foundry Forum则将重点放在了先进制程的进度上。就此，我们也能够很明显地感受到，三星与台积电之间的竞争越发激烈。

前不久，三星也公布了未来的制程工艺路线图，公司计划今年推出7nm EUV工艺，明年有5／4nm EUV工艺，2020年则会推出3nm EUV工艺，同时晶体管类型也会从FinFET转向GAA结构。

不过，根据最新的消息显示，受今年新冠疫情的影响，三星的3nm工艺的进度可能将推迟。

基于GAA的工艺节点有望在下一代应用中广泛采用，例如移动、网络通讯、汽车电子、人工智能（AI）和IoT物联网等。

值得一提的是，三星一直被诟病的晶体管密度仍然未被提及。作为GAA技术的领头羊，三星究竟能否借由3nm工艺翻盘，还需要时间来证明。

三星在10nm、7nm及5nm节点的进度都会比台积电要晚一些，导致台积电几乎包揽了目前的7nm芯片订单，三星只抢到IBM、NVIDIA及高通部分订单。

不过三星已经把目标放在了未来的3nm工艺上，预计2021年量产，这个时间点要早于台积电。

英特尔：主流工艺反超 新战场保守

去年英特尔超越三星，夺回了全球半导体市场的一哥地位，过去27年以来英特尔在这个榜单上把持了25年之久。

再下一步，英特尔还要在半导体技术上追上来，其7nm工艺晶体管密度就接近台积电3nm工艺了，5nm节点反超几乎是板上钉钉了。

在10nm走上正轨之后，英特尔宣布他们的半导体工艺发展将回到2年一个周期的路线上来，2021年就会量产7nm工艺，首发高性能的Xe架构GPU，2022年会扩展到更多的CPU等产品中。

现在还没公布官方细节，不过英特尔从22nm工艺到14nm是2．4x缩放，14nm到10nm是2．7x缩放，都超过了摩尔定律的2x工艺缩放水平。

英特尔 CEO司睿博之前提到过7nm工艺会会到正常缩放，那至少是2x到2．4x缩放，意味着7nm工艺的晶体管密度将达到2亿／mm2到2．4亿／mm2之间。

这样看来，如果是2．4亿／mm2的水平，那英特尔的7nm工艺就能达到台积电3nm工艺的水平，保守一点2亿／mm2的话，那也非常接近了。

7nm之后英特尔还会进入5nm节点，时间点会在2023年，按照英特尔的水平，至少也是2x缩放，那晶体管密度至少会达到4亿／mm2，远远超过台积电的3nm工艺水平，台积电的2nm工艺在2023年之前应该没戏的。

目前的计算还是理论性的，但是只要英特尔的工艺路线重回正轨，先进工艺上追回来并不让人意外，台积电、三星并不能小觑半导体一哥的技术实力。

7nm之后是更先进的5nm、3nm、2nm和1．4nm，其中5nm、3nm和2nm处在路线发现阶段，分别计划在2023年、2025年和2027年采用，2029年拟开始采用1．4nm工艺。

同时，英特尔或也将在5nm工艺阶段放弃FinFET晶体管，转向GAA环绕栅极晶体管。

其首席财务官也曾指出，英特尔要进行10nm量产、7nm提速、5nm投资，考虑到这部分技术交集主要集中在2020～2021年，也必然会影响到英特尔毛利率。

从流程路线图来看，英特尔将按照每两年一次主要节点更新的节奏进行。而3nm，排到了2025年来实现。

决战3nm面临的挑战

①虽说现在台积电和三星的7nm EUV产品已经步入正轨，但当先进工艺推进到3nm之时，与之相关的EUV技术也将再次发生变化。

而这就涉及了EUV曝光技术的开发方面最重要的是EUV曝光设备的改良。

②EUV掩膜、检测掩膜的缺陷以及光源功率等都将影响EUV技术在先进工艺上的使用。

③虽然台积电、三星以及英特尔都计划在GAA上有所投入，但在3nm初期阶段就采用新型晶体管，是否能够被市场接纳，也是值得厂商思考的事情。

④如果采用GAA工艺，则需要导入新材料，因此制程技术上相当困难，尤其是在蚀刻部分是大挑战。

⑤3nm工艺节点的互连是芯片中的微小铜布线方案，它在每个节点上变得越发紧凑，造成芯片中不必要的RC延迟。

日标截止阀

上海电动阀门

衬氟旋塞阀